TP 2 : Circuits Arithmétiques

A/ BUT :

- Réaliser un circuit additionneur câble d'additionner deux nombres binaires et de générer leur somme et leur retenue.
- Réaliser un soustracteur qui effectue la soustraction de deux nombres binaires tout en indiquant la différence et la retenue.
- Réaliser un comparateur qui effectue la comparaison entre deux nombres binaires et capable d'indiquer si les deux nombres sont égaux ou différents.

B/ MATERIEL UTILISE :

Kit didactique DL 2203 (DE LORENZO)


- module Driver 1
- module CLC
- module CLS
- module DL 2205 INL
- fils de connexion

C/ MANIPULATION :

I/ CIRCUITS ADDITIONNEURS :

1/ Demi-additionneur :

Schéma de principe :Figure 1



entrées
- An : bits de rang n
- Bn additionneur

sorties
- Sn : somme de rang n (résultat de l'addition)
- Rn : retenue (ou décalage) de rang n

Page 1


a/ Compléter la table de vérité (figure 2) du demi-additionneur en se basant sur le principe de l'addition binaire.

Entrées		Sorties	
Bn	An	Sn	Rn
0	0		
0	1		
1	0		
1	1		

Figure 2

b/ Réaliser le logigramme du demi-additionneur ci-dessous (figure 3), ensuite vérifier son fonctionnement conformément à la table de vérité.

Figure 3




c/ A partir de la table de vérité, déterminer les expressions des sorties Sn et Rn en fonction des entrées An et Bn. Montrer que ces expressions sont identiques à celles données par le logigramme ?

2/ Additionneur complet à 1 bit :

L'additionneur complet effectue l'addition entre les bits de rang n (An et Bn) et tient compte de la retenue du rang précédent Rn-1.

Schéma de principe : Figure 4




a/ En se basant sur le principe de l'addition binaire, compléter la table de vérité (figure 5), de l'additionneur complet :

Figure 5

ENTREES			SORTIES	
Bn	**An**	**Rn-1**	**Sn**	**Rn**
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

b/ Réaliser le logigramme, de l'additionneur complet, ci-dessous (figure 6), puis vérifier son fonctionnement conformément à la table de vérité (figure 5).

Figure 6




Page 3

II / CIRCUITS SOUSTRACTEURS :

1/ Demi-soustracteur :

Schéma de principe : Figure 7



entrées : An : bits de rang n ; Bn : à différencier

sorties : Dn : différence (Bn-An) de rang n ; Pn : Emprunt (ou retenue) de rang n

a/ En se basant sur le principe de la soustraction binaire, compléter la table de vérité (figure 8), du demi-soustracteur :

Figure 8


ENTREES		SORTIES	
Bn	An	Pn	Dn
0	0		
0	1		
1	0		
1	1		

Opération de soustraction à 1 bit (rang n)

Bn
- An
= PnDn

b/ Réaliser le logigramme, du demi-soustracteur (figure 9), ensuite vérifier son fonctionnement conformément à la table de vérité (figure 8).


Figure 9



c/ A partir de la table de vérité du demi-soustracteur, déterminer les expressions des sorties Pn et Dn et vérifier qu'elles correspondent aux sorties du logigramme ci-dessus.

2/ Soustracteur complet à 1 bit :

Schéma de principe : Figure 10



entrées
- An
- Bn :bits de rang n
- Pn-1 :emprunt (ou retenue) de rang (n-1)

sorties
- Dn : différence (Bn-An-Pn-1)
- Pn : emprunt (ou retenue)

a/ En se basant sur le principe de la soustraction binaire, compléter la table de vérité suivante :

ENTREES			SORTIES	
Bn	An	Pn-1	Pn	Dn
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

opération de soustraction

Bn
- (Pn-1 + An)

= Pn Dn

Figure 11

b/ Réaliser le logigramme, du soustracteur complet (figure 12) , ensuite vérifier son fonctionnement conformément à la table de vérité (figure 11)




Figure 12

Page 5

TP 3 : Multiplexeurs et Démultiplexeurs

BUT

- Fonctionnement des Multiplexeurs/Demultiplexeurs ;
- Etude d'exemples de transfert de l'information d'une entrée choisie parmi d'autres, vers une sortie unique, à l'aide d'un MULTIPLEXEUR;
- Etude d'exemples de transfert de l'information d'une entrée unique, vers une sortie choisie parmi d'autres, à l'aide d'un DEMULTIPLEXEUR.

MATERIELS

Kit didactique DL 2203 (DE LORENZO)


MANIPULATION

1. MULTIPLEXEUR

Le multiplexeur (ou sélecteur de données) est un circuit logique ayant plusieurs entrées de données D_i et seulement une sortie Y qui communique ces données.
-L'aiguillage de l'entrée à la sorti est commandé par les entrées d'adresse.
-L'adresse est introduite par l'intermédiaire des entrées de sélection.
-Pour 2^n entrées de données, il faudrait prévoir n entrées de sélection.

1.1. Multiplexeur 4÷1

Soit un multiplexeur (4 lignes à 1 ligne) à 4 entrées de données (D_3, D_2, D_1 et D_0) et dont la sortie est Y (Fig. 1). En désignant les entrées de sélection par A_0 et A_1, on considère que l'entrée D_0 est sélectionnée par la combinaison A_1A_0=00 et D_3 par la combinaison A_1A_0=11.




ENTREES						SORTIE
Sélection		Données				Y
A_1	A_0	D_3	D_2	D_1	D_0	
0	0					
0	1					
1	0					
1	1					

Fig.1 : Multiplexeur 4÷1

a) Compléter la table de vérité ci-dessus puis déterminer l'expression de la sortie Y en fonctions des entrées D_3 , D_2 , D_1, D_0 et A_1, A_0 ;
b) Tracer puis réaliser le circuit logique du multiplexeur, vérifier son fonctionnement conformément à la table de vérité et conclure.

1.2. Multiplexeur intégré 8÷1

Le circuit intégré SN74151 est un multiplexeur 8÷1 (Fig.2) :
-Entrées de données : I_0,….,I_7
-Entrées de sélection : S_0, S_1, S_2
-Entrée de validation : E
-Sorties de données complémentaires Z *et* $\overline{Z}$.
a) Réaliser le montage (fig.2) et compléter la table de vérité ci dessous :



ENTREES												SORTIE
Validation	Sélection			Données								Z
E	S_2	S_1	S_0	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	
1	X	X	X	X	X	X	X	X	X	X	X	
0	0	0	0									
0	0	0	1									
0	0	1	0									
0	0	1	1									
0	1	0	0									
0	1	0	1									
0	1	1	0									
0	1	1	1									

Fig.2 : Multiplexeur intégré 8÷1 l'aide du C.I. SN74151

2. DEMULTIPLEXEUR

Le Démultiplexeur (ou distributeur de données) est un circuit logique combinatoire ayant une seule entrée dirigée vers une sortie parmi plusieurs.

-La sélection de la sortie est effectuée grâce aux entrées d'adresse.

-Pour 2^n sorties, il faudrait prévoir n entrées d'adresses.

2.1. Demultiplexeur 1÷4

Soit un démultiplexeur à une entrée D et quatre sorties Y_3,Y_2,Y_1,Y_0. Les entrées de sélection sont désignées par A_0,A_1 (fig.3). On considèrera que le transfert de D en Y_0 est conditionné par la combinaison A_1A_0=00 et le transfert de D en Y_3 est conditionné par la combinaison A_1A_0=11:

a) Compléter la table de vérité du multiplexeur (fig.3) ;
b) Déterminer les expressions des sorties Y_3,Y_2,Y_1,Y_0 en fonction des entrées A_1,A_0 et D ;
c) Donner et réaliser le circuit multiplexeur et vérifier la TV.




Fig.3 : Démultiplexeur 1÷4

ENTREES			SORTIES			
Adresse		Donnée				
A_1	A_0	D	Y_3	Y_2	Y_1	Y_0
0	0	1/0				
0	1	1/0				
1	0	1/0				
1	1	1/0				

2.2. Demultiplexeur intégré 1÷8

Le circuit intégré SN74138 est un démultiplexeur 1÷8 (Fig.4):


-Entrée de donnée : G_1 ;

-Entrées de sélection : A_0, A_1, A_2 ;

-Entrée de validation : G_2

-Sorties inversées : $\overline{Q_0}$,...$\overline{Q_7}$

a) Réaliser le montage de la figure 4 et compléter la table de vérité ci dessous.



ENTREES					SORTIES							
Validation	Sélection			Donnée								
G_2	A_2	A_1	A_0	G_1	$\overline{Q_7}$	$\overline{Q_7}$	$\overline{Q_7}$	$\overline{Q_7}$	$\overline{Q_7}$	$\overline{Q_7}$	$\overline{Q_7}$	$\overline{Q_7}$
1	X	X	X	X								
0	0	0	0	1/0								
0	0	0	1	1/0								
0	0	1	0	1/0								
0	0	1	1	1/0								
0	1	0	0	1/0								
0	1	0	1	1/0								
0	1	1	0	1/0								
0	1	1	1	1/0								

Fig.4 : Demultiplexeur intégré 1÷8 à l'aide du C.I. SN74138

QUESTIONS THEORIQUES

1. Donner le schéma de principe d'un multiplexeur (16÷1) en indiquant les différentes entrées et sorties. Etablir la table de vérité pour qu'il puisse générer la fonction logique Y=1001110010101110.

2. En combinant des DEMULTIPLEXEURS (1÷2) et des DEMULTIPLEXEURS (1÷4), établir le câblage nécessaire pour réaliser un Démultiplexeur (1÷8). Indiquer toutes les entrées et sorties et donner sa table de vérité.

TP 4 : Décodage et Affichage

A/ INTRODUCTION :

* Un décodeur digital est un circuit combinatoire à l'entrée duquel on applique un code binaire de n bits .Deux variantes de circuits se présentent :

- 1ère variante : le décodeur à 2^n sorties délivre pour chaque valeur du code d'entrée une seule sortie à l'état inverse de celui de toutes les autres.
- 2ème variante : convertisseur de code (ou transcodeur) : à un code d'entrée de n bits correspond un code de sortie de x bits.

* Les afficheurs sont des dispositifs qui permettent d'afficher dans un code compréhensible par l'utilisateur (code décimal) une information numérique.

B/ MATERIEL UTILISE :

Kit didactique DL 2203 (DE LORENZO)


- module Driver 1
- module CLC
- module CLS
- module DL 2205 PRL
- fils de connexion

C/ MANIPULATION :

1/ Décodeur 1 parmi 4 :

Ce décodeur permet d'activer 1 sortie parmi 4 sorties. La sélection d'une sortie est effectuée en choisissant une combinaison d'entrée, par conséquent il faudrait deux entrées A et B permettant ainsi d'avoir quatre combinaisons différentes correspondant aux quatre sorties S_3, S_2, S_1, S_0.

Figure 1 : schéma de principe :



Page 1

a/ Etablir la table de vérité du décodeur en considérant, par exemple, que la combinaison d'entrée AB = 00 permet de sélectionner la sortie S_0.
b/ Déterminer les expressions des sorties S_3, S_2, S_1, S_0 en fonction des entrées A,B.
c/ Représenter le logigramme du décodeur, réaliser le montage correspondant ensuite vérifier la table de vérité. Conclusion ?


2/ Décodeur BCD/Décimal :

Ce circuit permet de sélectionner une sortie parmi 10 sorties. Les entrées sont les 4 bits du code BCD représentés par les variables A,B,C,D dont A est celle de plus faible poids. Les sorties 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 sont inversées (actives à l'état bas "0") et sont visualisées par les 10 LED's distinctes notées L_0, L_1, L_2, L_3, L_4, L_5, L_6, L_7, L_8, L_9.

Exemple : La LED L_3 s'éteint (état 0) pour la combinaison DCBA = 0011 ; les autres LED's doivent être allumées (état 1).

a/ Etablir la table de vérité de ce décodeur.
b/ Réaliser le montage de la figure 2 suivante :

Schéma de principe du SN7442 :
Figure 2



Remarque : Les sorties 0, 1, 2,.....9 sont inversées.

c/ Vérifier le fonctionnement du décodeur BCD/Décimal en précisant les états des sorties 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 pour chaque combinaison appliquée à l'entrée du décodeur.
d/ Refaire la même opération après avoir mis l'entrée D à la masse (D=0). Ce décodeur peut être appelé décodeur octal, pourquoi?


3/ Afficheur-7Segments :


Dans de nombreux affichages numériques, les 10 chiffres décimaux (0 à 9) et parfois les caractères hexadécimaux (A,B,C,D,E,F), sont configurés aux moyens de 7 segments. Chaque segment est constitué d'un matériau qui émet de la lumière quand il est traversé par un courant. Parmi les matériaux les plus utilisés on y trouve les diodes électroluminescentes ou LED "Light Emitting Diode"

La figure 3a nous montre comment sont disposés les segments afin de pouvoir afficher les chiffres et caractères énumérés. Par exemple pour afficher "3", il faut que les segments a, b, c, d, g soient allumés et que les segments e, f soient éteints.

Figure 3

a/ Symbole d'un afficheur-7segments





b/ Schéma électrique d'un afficheur-7segments
(à anode commune)

Il existe deux types d'afficheurs-7segments : ceux à anode commune et ceux à cathode commune.
Pour les afficheurs à anode commune (figure 3b), les anodes des diodes sont toutes reliées à l'alimentation +Vcc. Leurs cathodes sont connectées aux niveaux logiques "0" ou "1" selon qu'on veut allumer ou éteindre un segment. Il est toutefois indispensable d'insérer une résistance en série pour protéger les diodes.

a/ Affichage des segments :

En appliquant des niveaux logiques appropriés aux entrées a, b, c, d, e, f, g, Dp, compléter la table de vérité ci-dessous et vérifier l'allumage des segments pour une combinaison donnée.

Dp	a	b	c	d	e	f	g	Segment allumé
0	0	0	0	0	0	0	0	
1	1	1	1	1	1	1	0	
1	1	1	1	1	1	0	1	
1	1	1	1	1	0	1	1	
1	1	1	1	0	1	1	1	
1	1	1	0	1	1	1	1	
1	1	0	1	1	1	1	1	
1	0	1	1	1	1	1	1	
0	1	1	1	1	1	1	1	

Dp (Décimal Point) c'est -à-dire le point décimal.

b/ Affichage des chiffres :

Etablir la table de vérité nécessaire pour pouvoir afficher dans l'ordre des chiffres décimaux 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. Dessiner la forme des chiffres obtenus.


Page 3

4/ Décodeur BCD/7segments :

Un décodeur BCD/7segments accepte en entrées les 4 bits du code BCD et rend actives les sorties qui vont permettre d'allumer les segments qui figurent le chiffre décimal correspondant. On distingue deux types de décodeurs BCD/7segments : un premier type destiné aux afficheurs à anode commune et un second pour ceux à cathode commune. Le circuit intégré "SN7447" est un décodeur BCD/7segments pour afficheur-7segments à anode commune. Les entrées A, B, C, D, forment des combinaisons BCD (pour l'affichage des chiffres décimaux) et activent les sorties a, b, c, d, e, f, g correspondant aux segments a, b, c, d, e, f, g de l'afficheur .

Figure 4

Symbole du décodeur "SN7447"



Dans les systèmes de comptage à plusieurs chiffres décimaux,, on peut éteindre les zéros non significatifs (blanking). A cet effet, le décodeur "SN7447" est muni de 2 entrées RBI et RBO :
RBI (Ripple Blanking Input) : entrée pour bloquer l'affichage sur l'afficheur du chiffre zéro.
RBO (Ripple Blanking Output) : sortie qui engendre le signal de décalage pour bloquer l'affichage du chiffre zéro quand les afficheurs sont employés dans un compteur à plusieurs étages.
LT (Lamp Test) est utilisé pour tester l'état de l'afficheur.

ENTREES					**SORTIES**						
Chiffre décimal	**Combinaison BCD**										
	D	**C**	**B**	**A**	a	b	c	d	e	f	g
0	0	0	0	0							
1	0	0	0	1							
2	0	0	1	0							
3	0	0	1	1							
4	0	1	0	0							
5	0	1	0	1							
6	0	1	1	0							
7	0	1	1	1							
8	1	0	0	0							
9	1	0	0	1							

a/ En fonction des combinaisons d'entrées A,B,C, et D compléter le tableau.
b/ Relier l'afficheur 7segments aux sorties du décodeur. Vérifier l'affichage des chiffres.

TP 5 : Les Bascules

A/ INTRODUCTION

On appelle bascule ou flip-flop (FF), un dispositif caractérisé par le mode de fonctionnement suivant :

- les deux valeurs logiques de sortie "0" et "1" peuvent être sélectionnées par deux entrées distinctes
- la valeur logique de sortie (Q) reste stable après la disparition des signaux d'entrée.

On peut réaliser différents types de bascules et précisément :

- bascule R-S
- bascule J-K
- bascule D
- bascule T

L'objectif de la manipulation consiste à étudier le mode de fonctionnement des différents bascules et de vérifier leurs tables de vérité.

B/ MATERIEL UTILISE :

Kit didactique DL 2203 (DE LORENZO)


- module Driver 1
- module CLC
- module CLS
- fils de connexion
- oscilloscope

C/ MANIPULATION :

I/ Bascule RS :

1/ Bascule RS avec NOR

Figure 1



a/ Câbler le montage de la figure 1 (bascule RS avec portes NOR)
b/ Compléter la table de vérité suivante (figure 2)


Figure 2

S	R	Q	Remarques
0	0		
0	1		
1	0		
1	1		

c/ Mettre les expressions suivantes dans la colonne "Remarques" :
- mise à "1"
- mise à "0"
- état indéterminé
- mémorisation


2/ Bascule RS avec NAND (ou bascule RS)
a/ Câbler le montage de la figure 3 (bascule RS avec portes NAND)
b/ Reprendre les mêmes opérations que 1b ; 1c .Conclusions ?

Figure 3



3/ Bascule RST (RS synchrone)

Figure 3



Páge 2

a/ Câbler le montage de la figure 3 (bascule RST)
b/ Compléter la table de vérité suivante (figure 4)

Figure 4


T	S	R	Q_{n+1}	Remarques
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

* A quel niveau logique doit être l'entrée T pour que la bascule puisse fonctionner normalement ?
* Quelles sont les combinaisons logiques de R, S, T pour lesquelles l'état de la sortie est :
  - indéterminé ?
  - mémorisé ?

II/ BASCULE JK

1/ Bascule JK synchrone :

Figure 5



CL (Clear) : mise à "1" de la sortie Q
PR (Preset) : mise à "0" de la sortie Q
CL et PR sont appelées entrées asynchrone parce que leur effet ne dépend pas de l'horloge Cp.
J et K sont appelées entrées synchrone parce que leur effet dépend de la présence de l'horloge Cp.
Cp est le signal d'horloge qui agit sur le front descendant.
Les entrées asynchrones (CL, PR) ont la priorité sur les entrées synchrones (J, K) et sont activées par le niveau bas "0".

a/ Câbler le montage de la figure 5
b/ Compléter la table de vérité suivante (figure 6) :

Figure 6

ENTREES					SORTIE
Entrées asynchrones		Entrées synchrones			
CL	PR	Cp	J	K	Qn+1
0	1	X	X	X	
1	0	X	X	X	
0	0	X	X	X	
1	1	⊓	0	0	
1	1	⊓	0	1	
1	1	⊓	1	0	
1	1	⊓	1	1	
1	1	0	X	X	

III/ BASCULE D

Figure 7a





Figure 7b



a/ Câbler le montage de la figure 7a

b/ En envoyant des impulsions manuelles à l'entrée Cp compléter la table de vérité de la figure 8

Reprendre l'opération en utilisant un signal carré à l'entrée Cp.

A quel moment de l'impulsion d'horloge l'information D est-elle transmise à la sortie Q ?

Page 4

Figure 8

D	Cp	Qn+1
0	0/1/0	
1	0/1/0	

c/ Câbler le montage de la figure 7b et reprendre la question b/

IV/ BASCULE T

a/ Câbler le montage de la figure 9




Figure 9

b/ Compléter la table de vérité suivante (figure 10)

Figure 10

ENTREES			SORTIE
CL	PR	T	Qn+1
0	1	X	
1	0	X	
1	1	⊓	

c/ Appliquer à l'entrée T un signal carré (1 kHz) et observer à l'oscilloscope simultanément le signal d'entrée T et le signal de sortie Q. Conclusion ?